上海(hai)2020年8月18日 /美通社/ -- 國微(wei)思爾芯(S2C) 與 Mirabilis Design 今天宣布(bu)雙方(fang)合(he)作推出(chu)了(le)(le) SoC 架構(gou)探索以及設(she)計(ji)驗證解(jie)決方(fang)案，該解(jie)決方(fang)案不僅(jin)免去(qu)了(le)(le)構(gou)建模型的工程，同時也(ye)加(jia)速了(le)(le)復雜(za)設(she)計(ji)的仿真。這種作法(fa)讓團隊不用花費大量的時間和精力在創建復雜(za)設(she)計(ji)的模型上，對于(yu)基于(yu)模型設(she)計(ji)方(fang)法(fa)的設(she)計(ji)項目而言，這不僅(jin)確保了(le)(le)模型的正確性(xing)，也(ye)大幅縮短(duan)了(le)(le)產品開發時長。

在這(zhe)個合作解(jie)決方(fang)案中(zhong)，Mirabilis Design的(de)VisualSim architecture exploration solution 將 S2C 基于 FPGA 的(de)Prodigy Logic System 集成(cheng)為(wei)一個功能塊。在系(xi)統(tong)探(tan)索中(zhong)，這(zhe)種無縫集成(cheng)允(yun)許(xu) FPGA 原型作為(wei)子模型提供準確的(de)模擬響應(ying)。

“電子系統級架構探索是 SoC 產品權衡和驗證的基本解決方案。VisualSim 解決方案的核心技術已經降低了建模障礙。如果 SoC 的一部分在 RTL 中可用，那么可以通過重用進一步減少建模工作。”Mirabilis Design 的創始人Deepak Shankar 說，“傳統上(shang)，在創建(jian)系統級(ji)模(mo)(mo)型(xing)時(shi)(shi)，建(jian)模(mo)(mo)自定義塊是一(yi)個挑戰。協作使得 RTL 行為可(ke)以(yi)很容易地集成(cheng)到 ESL 模(mo)(mo)型(xing)中(zhong)，從而(er)創建(jian)一(yi)個虛擬(ni)平臺。可(ke)以(yi)對(dui)模(mo)(mo)型(xing)進(jin)行模(mo)(mo)擬(ni)，以(yi)收集關(guan)于響應時(shi)(shi)間、吞吐量、功耗和(he)數據值正確(que)性的(de)指標。”

“在把產品設計正確之前，必須先設計正確的產品，給出正確的產品規格。隨著今天的 SoC 變得越來越復雜，我們已經注意到近年來與規范相關的功能設計錯誤大量增加。”S2C 的首席執行官林俊雄說，“準確(que)(que)地(di)建(jian)模，提供各(ge)種抽(chou)象層(ceng)(ceng)次的(de)(de)設計(ji)(ji)模塊，以進行各(ge)種抽(chou)象層(ceng)(ceng)次的(de)(de)系統仿真，是確(que)(que)保設計(ji)(ji)師正確(que)(que)掌握產(chan)品規格的(de)(de)關(guan)鍵。我們很高興能與 Mirabilis Design 合作，為用戶提供多層(ceng)(ceng)次且(qie)高速的(de)(de) SoC 架構探索方(fang)法。”