DesignWare基礎和接口IP為企業SSD SoC提供一次性成功流片的低風險路徑
加利(li)福(fu)尼(ni)亞州(zhou)山(shan)景城2021年6月8日 /美(mei)通社/ --
要點：
近日宣布，深圳大普微電子科技有限公司（DapuStor）使用新思科技經過硅驗證的DesignWare®和(he)(he)(he)IP產(chan)(chan)品組合，成功實現了(le)其Nida5 企業級固態(tai)硬(ying)盤（SSD）和(he)(he)(he)DPU600（SoC）的批量(liang)生(sheng)產(chan)(chan)。新思科技(ji)的DesignWare IP協助DapuStor達成數據中心系統所需的性能、功耗和(he)(he)(he)面積(ji)，并在新思技(ji)術專(zhuan)家的快速響應支持下(xia)加快了(le)設計進度。
DapuStor首席執行官楊亞飛(fei)表示：“為了滿(man)足(zu)高(gao)性(xing)(xing)能(neng)(neng)計算(suan)、人工智能(neng)(neng)深度學(xue)習、金融交易和數據(ju)分析等(deng)企(qi)業(ye)應用的(de)(de)需求(qiu)，我(wo)們需要一系列高(gao)性(xing)(xing)能(neng)(neng)、高(gao)質量的(de)(de)IP。集成新(xin)思科技經過硅(gui)驗證的(de)(de)DesignWare基(ji)礎和接口(kou)(kou)IP，讓我(wo)們得以(yi)提供業(ye)界(jie)首批(pi)具有PCIe 4.0接口(kou)(kou)的(de)(de)企(qi)業(ye)SSD，同時滿(man)足(zu)競(jing)爭(zheng)激勵的(de)(de)數據(ju)中心市(shi)場對功率、性(xing)(xing)能(neng)(neng)、面(mian)積(ji)和延(yan)遲性(xing)(xing)方面(mian)的(de)(de)要求(qiu)。"
DapuStor集成了(le)新思科技DesignWare PCI Express 4.0控制器和PHY IP，具有高達(da)x16鏈路寬度，可(ke)處理(li)超過(guo)36dB的通道損耗。該配置可(ke)實現(xian)低延遲和高吞吐量連接(jie)。DapuStor還集成了(le)DesignWare DDR4 IP，運(yun)行速率高達(da)3200Mbps，可(ke)與計算(suan)卸(xie)載引擎和網絡存儲I/O資源共享(xiang)主內存。
新思科(ke)技IP營銷和戰略高級副總裁(cai)John Koeter表示(shi)：“ 根據(ju)國(guo)際數據(ju)公司（IDC）的(de)預測(ce)，隨著數據(ju)量(liang)的(de)激(ji)增(zeng)，到2025年全球范圍(wei)內(nei)將生(sheng)(sheng)成175ZB數據(ju)，從而推(tui)升了企業級SSD對HPC系(xi)統(tong)的(de)需求。通過(guo)為高可(ke)靠(kao)性HPC系(xi)統(tong)提(ti)供廣泛的(de)、經(jing)過(guo)硅驗證的(de)基礎和接(jie)口IP解決方案組合，新思科(ke)技助力(li)DapuStor等公司快速(su)實現(xian)其(qi)設(she)計目標，并以更低(di)的(de)風險(xian)實現(xian)批量(liang)生(sheng)(sheng)產。"
DapuStor成立于2016年4月，致力于打(da)造企(qi)業級智(zhi)能(neng)固態(tai)硬盤、數(shu)據存(cun)儲處理器芯片及邊緣(yuan)計算(suan)相關(guan)產(chan)品，廣(guang)泛用(yong)于服務器、運營商、互(hu)聯網數(shu)據中心。DapuStor擁有全球領先的核心技術，已申(shen)請(qing)國內外發明專利近160項。
新思科(ke)技(ji)廣泛的DesignWare IP產(chan)品組合(he)包括(kuo)邏輯(ji)庫、嵌(qian)入式存儲(chu)器、IO、PVT傳感器、嵌(qian)入式測試、模擬IP、接口IP、安全(quan)(quan)IP、嵌(qian)入式處理器以及子系統。為(wei)了加(jia)快原型設(she)計(ji)、軟(ruan)件(jian)開(kai)發(fa)并(bing)將IP集成到SoC中，新思科(ke)技(ji)的IP Accelerated計(ji)劃提供了IP原型套件(jian)、IP軟(ruan)件(jian)開(kai)發(fa)套件(jian)和(he)IP子系統。我(wo)們在(zai)IP質量(liang)和(he)全(quan)(quan)面技(ji)術支持方面進行了大量(liang)投資，以協助開(kai)發(fa)者降(jiang)低集成風險(xian)，縮(suo)短產(chan)品上市時間。了解更多信(xin)息，請(qing)訪問。
其它資源
