北京2017年(nian)9月19日電(dian) /美(mei)通社(she)/ -- “英(ying)特爾精(jing)尖(jian)制造(zao)日”活動今天舉行，展(zhan)示了英(ying)特爾制程(cheng)工藝的(de)多項重要進展(zhan)，包括：英(ying)特爾10納(na)米制程(cheng)功耗和性能的(de)最新細節，英(ying)特爾首(shou)款10納(na)米FPGA的(de)計劃，并宣(xuan)布了業內(nei)首(shou)款面向(xiang)數(shu)據中心(xin)應用的(de)64層3D NAND產品(pin)已實現(xian)商用并出貨。

“英特爾(er)遵循(xun)摩爾(er)定(ding)律(lv)，持續向前(qian)推進制(zhi)程(cheng)工藝，每一代(dai)都會帶來更(geng)強的(de)功能和(he)性(xing)能、更(geng)高(gao)的(de)能效、更(geng)低(di)的(de)晶體管成本，”英特爾(er)公司執行副總裁(cai)兼制(zhi)造、運營(ying)與(yu)(yu)銷(xiao)售集(ji)團總裁(cai)Stacy Smith表示，“很高(gao)興首次在(zai)中國(guo)與(yu)(yu)大家分享英特爾(er)制(zhi)程(cheng)工藝路線(xian)圖中的(de)多項重(zhong)要進展，展現了我們(men)持續推動摩爾(er)定(ding)律(lv)向前(qian)發展所獲得(de)的(de)豐碩(shuo)成果。”

Stacy Smith進一步表示，英(ying)特(te)(te)爾推動摩爾定律向前(qian)發展(zhan)的(de)能力 -- 每一年(nian)都(dou)持(chi)續降低產品價格并(bing)提升其性(xing)能 -- 是英(ying)特(te)(te)爾的(de)核心競(jing)爭優勢(shi)。英(ying)特(te)(te)爾一直以來(lai)都(dou)是并(bing)將繼(ji)續成為推動摩爾定律向前(qian)發展(zhan)的(de)技(ji)術(shu)領導(dao)者，目前(qian)英(ying)特(te)(te)爾在制(zhi)程工藝上保持(chi)著大約(yue)三年(nian)的(de)領先(xian)性(xing)。

披露10納米制程的功耗和性能最新進展

英(ying)(ying)(ying)特(te)爾高(gao)級院(yuan)士馬博(bo)（Mark Bohr）介(jie)紹了英(ying)(ying)(ying)特(te)爾10納米制程(cheng)工(gong)藝的(de)(de)(de)(de)最新細(xi)節，展現了英(ying)(ying)(ying)特(te)爾的(de)(de)(de)(de)技(ji)術(shu)領先(xian)性(xing)。在(zai)晶(jing)體管(guan)(guan)密度(du)和(he)(he)晶(jing)體管(guan)(guan)性(xing)能(neng)方面，英(ying)(ying)(ying)特(te)爾10納米均領先(xian)其(qi)他競爭友商“10納米”整(zheng)整(zheng)一代。通過采(cai)用(yong)超(chao)(chao)微(wei)(wei)縮(suo)技(ji)術(shu)（hyper scaling），英(ying)(ying)(ying)特(te)爾10納米制程(cheng)工(gong)藝擁有世(shi)界上(shang)最密集的(de)(de)(de)(de)晶(jing)體管(guan)(guan)和(he)(he)較小的(de)(de)(de)(de)金屬間距(ju)，從而實現了業內較高(gao)的(de)(de)(de)(de)晶(jing)體管(guan)(guan)密度(du)。超(chao)(chao)微(wei)(wei)縮(suo)指的(de)(de)(de)(de)是英(ying)(ying)(ying)特(te)爾在(zai)14納米和(he)(he)10納米制程(cheng)節點上(shang)提升2.7倍晶(jing)體管(guan)(guan)密度(du)的(de)(de)(de)(de)技(ji)術(shu)。在(zai)此次“英(ying)(ying)(ying)特(te)爾精尖(jian)制造日”活(huo)動上(shang)，英(ying)(ying)(ying)特(te)爾“Cannon Lake”10納米晶(jing)圓(yuan)全球首次公開亮相。

馬博(bo)還演示了他提出(chu)的(de)(de)晶體管(guan)密(mi)度(du)計算公式，用(yong)以(yi)規(gui)范(fan)晶體管(guan)密(mi)度(du)的(de)(de)通(tong)用(yong)衡量標(biao)準，以(yi)此厘(li)清當前業內制程節(jie)點命名亂象，這也是英特(te)爾不懈的(de)(de)堅持和(he)努力，將有助于更加容易地比較不同廠商(shang)之間的(de)(de)技術。

介紹22FFL的功耗和性能最新進展

馬博同時介(jie)紹了英特爾22FFL功耗(hao)和性能(neng)的(de)最(zui)新細節(jie)。22FFL是在2017年3月美國“英特爾精尖制造日”活動(dong)上(shang)首次宣布的(de)一種面向移動(dong)應用的(de)超低(di)功耗(hao)FinFET技術。英特爾22FFL可(ke)帶來一流的(de)CPU性能(neng)，實現超過(guo)2GHz的(de)主頻以及(ji)漏電降低(di)100倍以上(shang)的(de)超低(di)功耗(hao)。此外，22FFL晶圓在本次活動(dong)上(shang)全球首次公開(kai)亮(liang)相(xiang)。

揭曉10納米FPGA產品計劃 

在本次活動上，英特(te)爾公(gong)布了采(cai)用英特(te)爾10納米制程工藝(yi)和晶圓代(dai)工平(ping)臺的下一代(dai)FPGA計劃。研發代(dai)號為“Falcon Mesa”的FPGA產品(pin)將帶來全(quan)新水平(ping)的性能，以支(zhi)持(chi)數據中心(xin)、企(qi)業級和網(wang)絡(luo)環(huan)境中日(ri)益增長的帶寬需求。

英特爾和Arm在10納米制程合作方面取得重大進展

在2016年8月于(yu)舊金山舉行(xing)的英(ying)(ying)(ying)特(te)(te)(te)爾信息(xi)技術峰會(hui)（IDF）上，英(ying)(ying)(ying)特(te)(te)(te)爾晶圓代工(gong)宣(xuan)布與Arm達成協議，雙(shuang)方(fang)將加(jia)速基于(yu)英(ying)(ying)(ying)特(te)(te)(te)爾10納(na)米制程(cheng)的Arm系統芯片(pian)(pian)開發(fa)和應(ying)用。作(zuo)(zuo)為這一合作(zuo)(zuo)的結晶，今(jin)天(tian)的“英(ying)(ying)(ying)特(te)(te)(te)爾精尖制造日”全(quan)球首次展(zhan)示(shi)了Arm Cortex-A75 CPU內(nei)核的10納(na)米測(ce)試芯片(pian)(pian)晶圓。這款芯片(pian)(pian)采用行(xing)業(ye)標準設(she)計流程(cheng)，可實現超過3GHz的性能。

發布業內首款面向數據中心的64層TLC 3D NAND固態盤

英特(te)爾還(huan)宣(xuan)布了業(ye)內首款面向數據(ju)中(zhong)心(xin)的(de)64層、三級單元（TLC）3D NAND固態盤(pan)產(chan)品(pin)(pin)已正式出貨。該(gai)產(chan)品(pin)(pin)自2017年8月初便開(kai)始向部分頂級云服務提供商發貨，旨在幫(bang)助客(ke)戶大幅提升存(cun)儲(chu)效率。在存(cun)儲(chu)領(ling)域(yu)30年的(de)專業(ye)積(ji)淀，使(shi)得(de)英特(te)爾可(ke)以(yi)推(tui)出優化的(de)3D NAND浮柵(zha)架(jia)構和制(zhi)造工藝。英特(te)爾的(de)制(zhi)程領(ling)先性，使(shi)其能夠(gou)快(kuai)速(su)把2017年6月推(tui)出的(de)64層TLC，迅速(su)從客(ke)戶端產(chan)品(pin)(pin)擴展到(dao)今天的(de)數據(ju)中(zhong)心(xin)固態盤(pan)產(chan)品(pin)(pin)。到(dao)2017年年底，該(gai)產(chan)品(pin)(pin)將在更大范圍內上市。