DesignWare處理器IP核的集成助力京瓷公司實現超級分辨率圖像處理SoC一次流片成功
加州山景城2021年(nian)3月26日(ri) /美通社(she)/ --
要點：
新思科技（Synopsys, Inc., 納斯達克股票代碼：SNPS）近日宣布，總部位于日本大阪的京瓷辦公信息系統公司（京瓷公司）采用新思科技DesignWare®ARC®EV6x嵌入式視覺處理器IP核，結合卷積神經網絡（CNN）引擎和ARC MetaWare® EV開發工具包，實現了其新多功能產品（MFP）SoC的一次流片成功。 通過使用新思科技的可編程ARC EV處理器，京瓷公司成功集成了超分辨率等高性能人工智能（AI）處理功能，能夠靈活支持未來AI模型。此外，京瓷公司還部署了新思科技HAPS ®基于FPGA的原型驗證系統，以加速ARC EV軟件開發(fa)、SoC集成和系統(tong)驗證(zheng)。
京(jing)瓷公司(si)軟(ruan)件開發事業部總經理(li)Michihiro Okada表示(shi)：“在我們的(de)(de)(de)MFP SoC中實現高級AI功能需(xu)要高性能、低功耗的(de)(de)(de)處(chu)理(li)器IP核(he)和(he)高質量的(de)(de)(de)工(gong)(gong)具鏈，讓我們能夠在并(bing)(bing)行開發SoC的(de)(de)(de)同時找到并(bing)(bing)測試AI算(suan)法。只有新思(si)科技(ji)的(de)(de)(de)DesignWare ARC EV處(chu)理(li)器IP核(he)和(he)成熟的(de)(de)(de)MetaWare EV工(gong)(gong)具包才能滿足我們對擴(kuo)展(zhan)性、性能和(he)面積的(de)(de)(de)要求(qiu)。”
DesignWare ARC EV6x處(chu)理器系列集成(cheng)(cheng)了(le)標量、矢量DSP和(he)卷積神(shen)經(jing)網(wang)絡處(chu)理單元(yuan)，可(ke)實現高度精確和(he)快速的(de)視覺處(chu)理。EV6x處(chu)理器支持(chi)多種已被廣泛采用(yong)的(de)卷積神(shen)經(jing)網(wang)絡，包(bao)括SR-GAN、MobileNET、Yolo、GoogLeNet、SSD和(he)ResNet。為了(le)簡化軟件(jian)應(ying)用(yong)程序開發，EV6x處(chu)理器由一套全面的(de)工具(ju)(ju)和(he)軟件(jian)DesignWare ARC MetaWare EV開發工具(ju)(ju)包(bao)所支持(chi)。工具(ju)(ju)包(bao)內(nei)包(bao)括MetaWare NN編譯(yi)器，可(ke)對使(shi)用(yong)Tensorflow或(huo)Pytorch等流(liu)行(xing)(xing)框(kuang)架進(jin)(jin)行(xing)(xing)訓(xun)練的(de)神(shen)經(jing)網(wang)絡進(jin)(jin)行(xing)(xing)分析(xi)，并為可(ke)編程的(de)卷積神(shen)經(jing)網(wang)絡自動生(sheng)成(cheng)(cheng)可(ke)執行(xing)(xing)程序。
新(xin)思科技IP核營(ying)銷和戰略高級副總裁John Koeter表示：“隨著(zhu)新(xin)興的(de)人工智能(neng)(neng)應用被納入最新(xin)的(de)高性(xing)能(neng)(neng)神經網(wang)絡，開(kai)發者需要卓越(yue)的(de)硬件技術和軟件工具才能(neng)(neng)實(shi)現(xian)SoC的(de)按時交(jiao)付。我們的(de)AI優化(hua)型IP核解決方案能(neng)(neng)夠(gou)實(shi)現(xian)快速(su)準(zhun)確的(de)視覺處理，協(xie)助京瓷公司等企業更快構建有(you)競(jing)爭力的(de)產(chan)品，并顯著(zhu)降(jiang)低風(feng)險。”
供貨情況和其他資源
DesignWare ARC EV處理器、ARC MetaWare EV開發工具包和HAPS®基于FPGA的原型驗證系統現已推出。
新思科技DesignWare IP核簡介
新思科技是提供面向片上系統 (SoC) 設計的高質量硅驗證IP核解決方案的領先供應商。廣義上的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、PVT傳感器、嵌入式測試、模擬IP核、有線和無線接口IP核、安全IP核、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP核整合進芯片，新思科技IP核Accelerated計劃提供IP核原型設計套件、IP核軟件開發套件和IP核子系統。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP核開發方法使設計人員能夠降低整合風險，并加快上市時間。DesignWare IP核的更多相關信息請見www.synopsys.com/designware。
