加利福尼亞州圣何塞2021年8月5日 /美通社/ -- 面向物聯網（IoT）、移動和汽車SoC的半導體IP領先提供商Arasan Chip Systems宣布立即提供符合開放Nand閃存接口（ONFI）5.0規范的Nand閃存全IP解決方案。Arasan面向ONFI v5.0 NAND閃存的全IP解決方案包括主機控制器IP、PHY IP和軟件堆棧。ONFI 5.0標準比之前的ONFI 4.2標準快50%。ONFI測試芯片可在12nm晶圓上使用。

該(gai)NAND閃(shan)存(cun)控制(zhi)器(qi)IP支持以(yi)(yi)前所(suo)未有的(de)速(su)度(du)輕(qing)松可(ke)靠地訪問片外NAND閃(shan)存(cun)器(qi)件。更新后的(de)控制(zhi)器(qi)能(neng)以(yi)(yi)各種速(su)度(du)支持所(suo)有ONFI規(gui)范模(mo)(mo)式(shi)(shi)。這包括(kuo)最新的(de)NV-LPDDR4模(mo)(mo)式(shi)(shi)，以(yi)(yi)及傳統的(de)單數(shu)據速(su)率(lv)（異步(bu)）、NV-DDR（同步(bu)）、NV-DDR2和(he)NV-DDR3雙數(shu)據速(su)率(lv)模(mo)(mo)式(shi)(shi)。  它支持這些接口模(mo)(mo)式(shi)(shi)的(de)所(suo)有計時模(mo)(mo)式(shi)(shi)，從(cong)10MHz的(de)低(di)速(su)模(mo)(mo)式(shi)(shi)到全(quan)新的(de)1200MHz (2.4GT/S) 輸入輸出速(su)度(du)。在Arasan的(de)ONFI主(zhu)機(ji)控制(zhi)器(qi)系(xi)列中，其(qi)ONFI 5.0主(zhu)機(ji)控制(zhi)器(qi)IP是第一個帶(dai)有經(jing)過(guo)全(quan)面驗證的(de)AXI接口的(de)主(zhu)機(ji)控制(zhi)器(qi)。它包含獨特的(de)微控制(zhi)器(qi)架構，可(ke)確保每(mei)條ONFI數(shu)據路徑都能(neng)以(yi)(yi)多線程方式(shi)(shi)得到充分利用。Arasan的(de)ONFI 5.0主(zhu)機(ji)控制(zhi)器(qi)IP還具(ju)有完整的(de)分散聚(ju)合(he)直接內存(cun)訪問 (DMA) 算法，能(neng)夠以(yi)(yi)與閃(shan)存(cun)接口速(su)度(du)匹配的(de)速(su)度(du)從(cong)閃(shan)存(cun)轉(zhuan)向(xiang)系(xi)統存(cun)儲器(qi)。

Arasan的(de)ONFI 5.0 PHY IP設計(ji)用(yong)于與他們(men)的(de)ONFI 5.0主機控(kong)制器IP無縫連接(jie)。Arasan的(de)ONFI 5.0 PHY具有完整的(de)SDR、NV-DDR、NV-DDR2、NV-DDR3和(he)NV-LPDDR4發送接(jie)收功(gong)能，支持ONFI規范中(zhong)定義的(de)所有速度，同時仍然(ran)向(xiang)后(hou)兼(jian)容ONFI規范的(de)較早版本。  Arasan ONFI 5.0 PHY支持數據培訓、各(ge)種功(gong)率驅動和(he)ZQ校(xiao)準(zhun)，可確保最大工作速度和(he)最佳信(xin)號(hao)完整性。PHY采用(yong)鎖相(xiang)環(huan)（PLL）/數字(zi)鎖相(xiang)環(huan)（DLL）組合，可提供(gong)非常靈(ling)活的(de)頻(pin)率訪問。 PHY還在所有ONFI接(jie)口引腳上提供(gong)靜電(dian)放電(dian)（ESD）保護。

ONFI 5.0 NAND閃存控(kong)制器IP和PHY可(ke)立即獲得(de)許可(ke)。PHY可(ke)在12nm以(yi)及以(yi)下節(jie)點中使用。